کتاب مدارهای مجتمع دیجیتال - جان ام رابی

کتاب مدارهای مجتمع دیجیتال اثر جان ام رابی، آنانتا چاندراکازان و بوریوژ نیکولیچ با ترجمه ی داریوش شیری و ولی الله نجفی توسط انتشارات نص به چاپ رسیده است.

هسته اصلی کتاب مدارهای مجتمع دیجیتال برای استفاده در کلاس طراحی مدار دیجیتال سال آخر کارشناسی در نظر گرفته شده است. همان طور که از عنوان کتاب بر می آید، یکی از اهداف این کتاب تأکید بر جنبه های طراحی مدارهای دیجیتال است. برای دستیابی بیشتر به این دیدگاه عملی و چشم اندازی واقعی، در کل متن مثال هایی از طراحی واقعی و چینش آن ها ‌گنجانده شده است. مطالعه ی این حالت های خاص کمک می کند تا پرسش هایی مثل "با استفاده از این روش چقدر در مساحت و سرعت یا توان صرفه جویی می شود؟" پاسخ داده شود. برای تقلید از فرآیند واقعی طراحی، به نحو گسترده ای از ابزارهای طراحی مثل شبیه سازی در مدار، در سطح سوئیچ و نیز رسم و استخراج چینش استفاده شده است و هم چنین برای ارزیابی تحلیل های کامپیوتری هم به کار رفته است تا مفاهیم جدید را نشان دهند یا رفتار پیچیده ای را که تحلیل دستی نمی تواند به آن ها دست یابد، بررسی کنند. سرانجام برای تسریع امر یادگیری، مثال های گوناگونی در هر فصل گنجانده شده است. هر فصل تعدادی مسئله و تمرین فکری دارد که باعث تفکر و درک بیشتر هنگام خواندن کتاب می شود.

از ویژگی های بارز این کتاب می توان به موارد زیر اشاره کرد:

1. کتاب کاملاً به افزاره های CMOS زیر میکرون که موتور محرک مدارهای دیجیتال جدید هستند می پردازد. یک مدل ساده برای ترانزیستور موسوم به مدل یکپارچه MOS ارائه شده و در سراسرکتاب از آن استفاده می شود.
2. مثال های طراحی بر طراحیIC های دیجیتال با رهیافتی عملی تأکید دارند. مشکلات طراحی و راهکارها در کتاب از متن اصلی به نحوی متمایز شده اند. در مثال ها و مسائل کتاب از فناوری 25/0میکرون CMOS استفاده شده است.
3. پیوست هایی در مورد روش طراحی درکل متن گنجانده شده که به اهمیت روش و ابزارهای موجود در فرآیندهای حاضر برای طراحی تأکید می ورزد.
4. بخش چشم انداز در پایان هر فصل دید کلی نسبت به آینده پیش روی خواننده قرا می دهد.

 

کتاب "مدارهای مجتمع دیجیتال" در دوازده فصل با عناوین زیر تألیف شده است که در ادامه به شرح آن ها می پردازیم.

1. مقدمه 2. فرآیند ساخت 3. افزاره ها 4. سیم بندی 5. وارونگر CMOS 6. طراحی دریچه های منطقی ترکیبی در CMOS 7. طراحی مدارهای منطقی ترتیبی 8. استراتژی پیاده سازی IC های دیجیتال 9. غلبه بر مشکلات سیم بندی و اتصال 10. مسائل زمان بندی در مدارهای دیجیتال 11. طراحی بلوک های محاسباتی 12. طراحی حافظه و ساختارهای آرایه ای

فصل اول: مقدمه

این فصل یک مقدمه کلی است. بعد از مرور تاریخی طراحی مدارهای دیجتال، مفهوم سلسله مراتبی و سطوح مختلف تجرید معرفی می شود. مفهوم پردازش داده به شکل دیجیتالی تأثیر چشم گیری در زندگی ما گذاشته است. ایده ی کامپیوتر دیجیتالی برای هر کس به اندازه ی کافی آشناست. کامپیوترهای شخصی و قابل حمل که به تدریج از زمان کامپیوترهای بزرگ و مینی کامپیوترها تا به اینجا رسیده اند در تمام امور زندگی روزانه ی ما رسوخ کرده اند. ولی از همه مهم تر تمایل پیوسته ی سایر حوزه های الکترونیک به سمت روش های دیجیتال است.

فصل دوم: فرآیند ساخت

مقدمه ای کوتاه و فشرده درباره ی فرآیند ساخت MOS است. درک مراحل اصلی در این فرآیند به تصور 3 بعدی از ساختار ترانزیستور MOS کمک می کند که آن هم در تشخیص منابع و عوامل مزاحم در افزاره مفید است. بسیاری از تغییرات در پارامترهای افزاره را می توان به تغییرات فرآیند ساخت هم نسبت داد. این فصل به اختصار مراحل و روش های به کار رفته در فرآیندهای جدید ساخت مدارهای مجتمع را شرح می دهد.

فص سوم: افزاره ها

هدف مهم این فصل ارائه مدل هاست. به حساب آوردن تمام جنبه های فیزیک افزاره در طول طراحی مدارهای پیچیده دیجیتال باعث افزایش غیر ضروری پیچیدگی می شود که از عهده ی طراح خارج است. این روش، مشابه در نظر گرفتن ساختار مولکولی بتون برای ساخت یک پُل است. برای احراز از این پیچیدگی از مدل رفتاری افزاره استفاده می شود. مدل های مختلفی را می توان با مصالحه ی بین دقت و پیچیدگی برای هر عنصر بدست آورد. برای تحلیل دستی یک مدل ساده ی مرتبه ی اول کفایت می کند. اگر چه این مدل دقت محدودی دارد ولی به فهم عملکرد مدار و پارامترهای مهم آن کمک می کند.

فصل چهارم: سیم بندی

در تاریخ مدارهای مجتمع سیم بندی و اتصالات روی تراشه شهروندان درجه ی دوم بوده اند و فقط در حالت های خاص یا وقتی که تحلیل بسیار دقیق لازم بوده، در نظر گرفته می شدند. با پیدایش فناوری های زیر میکرون نیمه رسانا، این وضعیت دچار دگرگونی سریعی شده است. اثرات پارازیتی ناشی از سیم بندی با کوچک شدن، رفتار متفاوتی نسبت به افزاره های فعال مثل ترانزیستور از خود نشان می دهند و اهمیت آن ها با کاهش اندازه ها و افزایش سرعت مدار بیشتر می شود. در حقیقت در معیارهای مربوط به مدارهای مجتمع دیجیتال مثل سرعت، مصرف انرژی و قابلیت اطمینان دخیل می شوند. تحلیل دقیق و جزئی نقش و رفتار سیم بندی در فناوری نیمه رسانا نه تنها مورد نیاز بلکه بسیار بااهمیت است.

فصل پنجم: وارونگر CMOS

وارونگر هسته ی تمام طراحی های دیجیتال است. با شناخت کامل عملکرد و خصوصیات آن، طراحی ساختارهای پیچیده تر مانند دریچه های منطقی، جمع کننده ها، ضرب کننده ها و ریزپردازنده ها بسیار ساده تر می شود.

فهرست

بخش 1_ فناوری ساخت فصل 1_ مقدمه 1_1 چشم انداز تاریخی 1_2 مشکلات طراحی مدار مجتمع دیجیتال 1_3 معیارهای کیفیت در طراحی دیجیتال 1_4 خلاصه 1_5 برای مطالعه ی بیشتر فصل 2_ فرآیند ساخت 2_1 مقدمه 2_2 ساخت مدارهای مجتمع CMOS 2_3 قوانین طراحی _ بین طراح ومهندس فرآیند 2_4 بسته بندی مدارهای مجتمع 2_5 چشم انداز_ روند فناوری ساخت 2_6 خلاصه 2_7 برای مطالعه بیشتر روش طراحی الف _ چینش IC فصل 3_ افزاره ها 3_1 مقدمه 3_2 دیود 3_3 ترانزیستور 3_4 سخنی درباره ی تغییرات فرآیند 3_5 چشم انداز _ کوچک شدن فناوری 3_6 خلاصه 3_7 برای مطالعه ی بیشتر روش طراحی ب_ شبیه سازی مدار فصل 4_ سیم بندی 4_1 مقدمه 4_2 نگاه اجمالی 4_3 پارامترهای اتصال _ خازن، مقاومت و سلف 4_4 مدل های الکتریکی سیم 4_5 مدل سیم برای SPICE 4_6 خلاصه 4_7 برای مطالعه ی بیشتر بخش 2_ دیدگاه مداری فصل 5 _ وارونگر CMOS 5_1 مقدمه 5_2 وارونگر CMOS ایستا 5_3 استحکام وارونگر CMOS 5_4 کارایی وارونگر CMOS 5_5 توان، انرژی و انرژی تأخیر 5_6 چشم انداز: کوچک شدن فناوری و اثر آن روی پارامترهای وارونگر 5_7 نتبجه گیری فصل 6_ طراحی دریچه های منطقی ترکیبی در C 6_1 مقدمه 6_2 طراحی CMOS ایستا 6_3 طراحی CMOS پویا 6_4 چشم انداز 6_5 خلاصه 6_6 برای مطالعه بیشتر روش طراحی ج_ نحوه شبیه سازی مدارهای منطقی پیچیده فصل 7_ طراحی مدارهای منطقی ترتیبی 7_1 مقدمه 7_2 لچ ها و رجیسترهای ایستا 7_3 لچ ها و رجیسترهای دینامیکی 7_4 انواع دیگر رجیسترها 7_5 پایپ لاین: روشی برای بهینه سازی مدارهای ترتیبی 7_6 مدارهای ترتیبی غیر دو حالته 7_7 چشم انداز: انتخاب استراتژی کلاک زنی 7_8 خلاصه بخش 3_ دیدگاه سیستمی فصل 8_ استراتژی های پیاده سازی ICهای دیجیتال 8_1 مقدمه 8_2 روش های سفارشی، نیمه سفارشی و ساختارهای آرایه ای 8_3 طراحی سفارش 8_4 روش طراحی سلول _ مبنا 8_5 روش های پیاده سازی آرایه ای 8_6 چشم انداز_ روش های پیاده سازی در آینده 8_7 خلاصه روش طراحی ه _ مشخصه یابی سلول های منطقی و ترتیبی فصل 9_ غلبه بر مشکلات سیم بندی و اتصال 9_1 مقدمه 9_2 پارازیت های خازنی 9_3 پارازیت های مقاومتی 9_4 پارازیت های سلفی 9_5 روش های پیشرفته ی اتصال 9_6 چشم انداز: شبکه روی تراشه 9_7 خلاصه 9_7 برای مطالعه ی بیشتر فصل 10_ مسائل زمان بندی در مدارهای دیجیتال 10_1 مقدمه 10_2 دسته بندی سیستم های دیجیتال از نظر زمان بندی 10_3 طراحی سنکرون _ نگرشی عمق تر 10_4 طراحی مدار بدون کلاک 10_5 سنکرون کننده ها _ مفهوم و پیاده سازی 10_6 تولید و سنکرون کردن کلاک با استفاده از PLL 10_7 جهت گیری آینده روش طراحی ز_ ارزیابی طراحی فصل 11_ طراحی بلوک های محاسباتی 11_1 مقدمه 11_2 مسیرهای داده در معماری پردازشگرهای دیجیتال 11_3 جمع کننده 11_4 ضرب کننده 11_5 شیفت دهنده 11_6 سایر عملگرهای ریاضی 11_7 مصالحه میان توان و سرعت در ساختارهای مسیر داده 11_8 چشم انداز: مصالحه در طراحی فصل 12_ طراحی حافظه و ساختارهای آرایه ای 12_1 مقدمه 12_2 هسته ی حافظه 12_3 مدارهای جانبی حافظه 12_4 قابلیت اطمینان و بازدهی ساخت حافظه 12_5 تلفات توان در حافظه ها 12_6 مثال هایی از طراحی حافظه 12_7 چشم انداز: روند توسعه ی حافظه های نیمه رسانا 12_8 خلاصه روش طراحی ح_ ارزیابی و تست مدارهای ساخته شده

• ویــراســت دوم
• نویسندگان: جان ام رابی - آنانتا چاندراکازان - بوریوژ نیکولیچ
• مترجمان: داریوش شیری - ولی الله نجفی
• انتشارات: نص